PCB版自带的集成电容一般是什么型号？
现代微处理器、数字信号处理器和专用集成电路等技术的飞速发展，已成为电磁干扰的主要来源。如今的主要辐射源不再是由不合理的步线、PCB板结构、阻抗失配或电源不稳定原因所产生。器件的工作频率已从20～50MHz发展到了200～5000MHz，甚至更高。随着时钟频率的提升，每个VLSI器件存在切换电流，切换电流的傅里叶频谱产生RF能量，使得数字器件必然会存在辐射。
现代集成电路工艺的发展使得上百万的晶体管被集成到一块小硅片上，生产工艺达到了0.18μm线宽。虽然硅片尺寸不断收缩，但元件数量增加了，使得产品的批量生产、降低制造成本成为可能。同时，线宽越小，两个逻辑门元件之间的传输延时就越短。但边沿速率加快，辐射能力也就随之增强，状态切换效应在集成芯片内部之间感应的作用下，加大了能量损耗。
硅片需要从电源分配网络中获得电流，只有当电流达到一定数值时才能驱动传输线。边沿速率越快，就需要提供达到更快速率的直流电流。切换开关在电源分配网络中的来回转换，会在电源PCB板和接地PCB板之间引起差模电流的不平衡。随着共模、差模电流的失调，在EMI测试中，会发现共模电流在电缆组装连接处或PCB元件中产生辐射。
元器件供应商可以采用不同的技术把去耦电容嵌入到集成芯片当中。一种方法是把硅晶片放到集成芯片之前先嵌入去耦电容。
双层金属膜中间再加一层介质层，就形成了一个质量可靠的平PCB板电容器。由于外加电压很低，所以介质层可以做得很薄。对于一个很小的区域，它产生的电容完全可以满足需要，并且有效的引线长度趋于零。另外，平行PCB板结构获得的谐振频率非常高。这种技术的优势突出在成本很低，在不需要分立去耦电容的情况下可以提高性能。
另外一种方法是在集成芯片中来用强压技术形成去耦。高密度元件常常直接把表面安装（SMT）电容加入到集成芯片之中。分立电容常在这个时候用于多芯片模块中。根据硅盘入侵峰值电流冲激情况，以设各所需的充电电流为基础来选择合适的电容。此外，在元件产生自激时能对差模电流产生抑制作用。虽然内嵌有电容，在模块外部同样需要加上分立电容。
正如前面所述，元件在开关周期内，去耦电容提供了瞬时的充、放电。去耦电容必须向器件提供足够快的充、放电过程以满足开关操作的需要。电容的自激频率取决于很多因素，不仅包括电容大小，还包括ESL、ESR等。
对于高速同步设计而言，CMOS功率损耗表现为容性放电效应。例如，—个在3.8V哇压、200MHz频率下的设备损耗4800mW的功率时，就会大约有4000pF的容性损耗。这可以在每个时钟触发下观测得到。
CMOS逻辑门通过自身的输入电容，对设备的耦合和输入晶体的串联电容来提供分有电容。这些内部电容并不等于运行所需的电容值。硅盘不允许使用另外的硅材料制作大眭容底PCB板，这是因为制造工艺决定了亚微米设计会消耗布线空间，同时需要支持氧化物层献装配。
电容电压低失效的原因：
在电路设计中，有一种常见的认识，“器件的裕度设计在没有把握的情况下，余量尽可能大就会可靠”，事实上这个观点是错误的。对于安规电容来说，耐压余量留的太大，也会导致一种失效，称之为“低电压失效”。
低电压失效的机理是介质漏电流的存在。在较大湿度情况下，因为电容的不密封性，会导致潮气渗入，在电容两极加电压时，渗入的潮气表面会因其导电性形成漏电流，过量的漏电流会使电容的储能特性大大降低，结果就表现为电容的特性丧失。这个现象在湿度储存试验后加电运行时最容易出现。
但经过一段时间（不少于2h）的高温储存后，再开机，该电容的性能又可以恢复。
或者将电容拆下，给两端加较高电压（不低于0.7倍额定电压的电压值，如50V的电容，加不低于35V，不高于50V的电压），加压一小段时间后，再将电容焊上电路板，开机后，失效现象消失。
以上现象产生的机理如图。填充介质中，渗入潮气，会形成如图所示的漏电流通路，其上会产生漏电流，导通通路上有电阻，因此会产生热量I2R，当电容的额定耐压值较大，而实际施加的电压很小时（如施加10%的额定耐压），热量很小，不足以使潮气挥发掉，因此表现为电容失效。但施加的电压较大时，相同的电阻值，却能产生较大的热量，热量会使潮气快速挥发，电容特性很快恢复。因此，电容的耐压值降额幅度过大，容易引发低电压失效。一般以按照**降额到额定值的70%为宜。
高温储存试验后，潮气在高温下快速挥发，电容特性可恢复。