高速度与低功耗一直是电路设计者永不停止追求的目标。在过去几十年的时间里，人们一直通过器件特征尺寸的缩小实现电路性能的改善以及功耗的降低。但随着尺寸向超深亚微米、纳米尺度靠近，量子效应逐渐显现并占据主导地位，一些诸如金属互连、电流隧穿以及功耗等问题日益突出，将极大阻碍其向前发展的进程。
共振隧穿二极管（RTD）是一种基于电子共振隧穿通过双势垒结构的量子传输器件，属于纳米电子范畴。作为率先实用化以及当前发展最为成熟的纳米电子器件，RTD基电路与传统电路相比最主要的优点包括：一是它所具有的、多重稳态特性可以用来制作出十分紧凑的电路，具有简化电路的功能;二是它的本征速度可进入吉赫范畴，实际器件开关时间达到1.5ps;三是在低功耗电路，尤其是存储器应用方面与GaAs和CMOS技术相比都具有较明显的优势。
另外利用MOBILE电路所特有的自锁存特性，并在其基础上发展形成的新功能逻辑有力地推动了RTD基集成电路的发展，使其在数字电路、混合电路以及光电集成电路等方面应用上占据着越来越重要的地位。
1 RTD单片集成工艺
由于RTD属于两端器件，不能实现电流的调制，因此在形成电路时需要与三端器件相结合。下面就比较典型的RTD与III2V族化合物半导体器件高电子迁移率晶体管（HEMT），异质结双极晶体管（HBT）与硅互补金属氧化物半导体（CMOS）器件的工艺集成进行分别介绍。1.1 RTD与HEMT的集成在实际电路应用中与RTD集成最多的器件就是HEMT，其所形成的电路不仅保持了高频率、低噪声和低功耗的特点，而且大大简化了电路结构，减小了芯片面积。RTD器件主要制作在HEMT的源区或漏区，这样易形成串联或并联的形式，可以简化工艺，提高集成度。材料结构是在半绝缘的GaAs或InP衬底上，采用分子束外延（MBE）的方法依次生长HEMT层结构，中间阻挡层和RTD结构，这样排列的主要目的是为防止HEMT结构下出现掺杂层而影响器件的高频性能。工艺流程可简单的归纳为：RTD台面的形成-器件隔离-HEMT源漏电极的形成-栅槽的腐蚀及栅电极制作-电极互连等步骤。
引入中间阻挡层的目的有两个：一是起到阻挡停止的作用，这同时要求腐蚀液对两种材料具有高的腐蚀选择比。二是可以起到提高表面均匀性的目的，后者对HEMT器件的一致性以及大规模电路的集成起着更为重要的作用。除此集成技术之外，C.L.Chen等人［2］提出了RTD与HEMT的平面集成技术。它引入离子注入技术与自对准技术取代传统的深台面腐蚀技术，从而实现RTD与HEMT的平面集成。这种方法的主要优点是均匀性得到提高，适合大批量的生产。同时由于两个器件位于同一平面，易于后道金属互连工艺的实现。主要的缺点是额外的注入工艺使得复杂程度增加，增加了成本，而且芯片面积也较前者有所增加。
图1（a）是一个以InP为衬底的RTD2HEMT结构示意图［3］。RTD与HEMT相串联形成一个三端的器件单元，通过HEMT栅极输入电平的高低来调节整个单元电流的大小，其最大值仅由RTD的峰值电流决定，而与栅压无关。具体工作原理是当HEMT的源漏电流小于RTD的峰值电流时，电路不满足发生共振隧穿的条件，源漏电流表现为HEMT的饱和输出特性曲线。而随着栅压的增加当源漏电流大于RTD峰值电流时，共振隧穿发生，输出电流表现为具有负阻特性的RTD曲线。此时如进一步增加栅压，RTD将扮演了一个电流限制器件的作用，输出的峰值电流并不发生改变，如图1（b）所示。
图1 RTD2HDMT结构图及输出I2V曲线
图2是Raytheon公司在3inInP衬底上制作的集成500个RTD的大规模高速混合信号电路，它很好地将RTD器件的不一致性控制在3%以内。电路采用0.25μm的RTD2HEMT技术，采用三层金属互连工艺，共十块掩模板制作出了RTD，HEMT，肖特基二极管，电阻以及电容等元件，实现包括十阶2.5GHz的移位寄存器，6.5GHz的时钟发生器，多值到二进制的转换器等多种功能逻辑。图2（b）所示空气桥的引入既起到互连电极的基本作用，又可以降低RTD的寄生电容，消除边缘效应，获得良好的高频特性，适用于超高速电路的制作
图2 RTD与HEMT集成电路的扫描电镜俯视图及剖面图
1.2 RTD与HBT集成
与HEMT不同，HBT属于受电流调控的增强型器件。RTD与HBT的集成［526］，相对普通HBT工艺，增加了两步：一是RTD台面的刻蚀。RTD以外的区域先刻蚀到InP阻挡层，然后刻蚀到HBT发射极帽层，从这点开始，进行HBT工艺，HBT发射极金属同时作为HBT发射极接触和RTD顶部接触。发射极和RTD顶部接触被刻蚀，沉积HBT基极金属，基极金属同时接触HBT基极层和RTD底层。二是最后器件的平面化和互连。在HBT集成电路工艺中，聚酰亚胺涂覆于晶片，刻蚀出发射极金属。在RTD与HBT集成工艺中，由于器件的顶部接触是非平面的，开发了两步的聚酰亚胺反刻工艺。第一次反刻止于HBT发射极金属暴露之前，这时只暴露出RTD的顶部接触。第一次平面化刻蚀以后，RTD台面由光刻胶掩蔽，用O2/Ar等离子体继续反刻，直至暴露出HBT发射极接触。二次反刻以后，RTD与HBT顶部接触被清除干净，以便与第二层金属接触。
图3（a）是采用TCAD模拟的RTD与HBT互连的剖面图，采用第二层金属将HBT的收集区与RTD的下电极相连。图3（b）是已实现的RTD2HBT集成电路图片，该电路包含有六个不同面积的RTD，HBT发射区面积为2×10μm2，另外该电路还集成了薄膜电阻，电容以及螺旋电感等多种元件。
目前已实现的RTD2HBT电路包括反相器，逻辑门，全加器，多值计数器，多路复用器等。
图 3RTD与HBT互连示意图及IC图片
1.3 RTD与CMOS集成
实现纳米电子器件RTD与当前工业主流CMOS工艺的集成一直是人们追求的目标。早期由于RTD主要制作在III2V族化合物的衬底上，Bergman等人［7］提出了在III-V族化合物（GaAs或InP）的衬底上制备RTD，在硅衬底上制备CMOS器件电路，然后通过金属键合将二者结合起来的方法。但这种方法不适应大规模电路的集成，额外的键合工艺增加了成本，引入的寄生参量同时降低了电路的性能。随着材料生长技术的发展，特别是1998年Rommel［8］采用低温分子束外延（LT-MBE）的方法制作出第一个在室温下工作的硅基RTD以来，大量研究工作的展开使器件性能得到了极大的改善。目前已报道的Si/SiGe共振带间隧穿二极管（RITD）最高峰谷电流比（PVCR）值达到6.0［9］，峰值电流密度最高可达151kA/cm2［10］，满足超高速数字集成电路的应用要求，而且峰值电流密度还可根据隔离层厚度的不同进行选择。最近已实现Si/SiGeRITD与CMOS的集成［11］，如图4所示。电路采用两个RTD管串联形成一个锁存器，通过一个NMOS管注入电流，实现整个单元单-双稳态逻辑转换的功能。该逻辑门在0.5V偏压下的电压摆幅为84%，整个逻辑单元可保证实现高密度嵌入式存储器电路在较低电压下运行。
图4 Si/SiGeRITD与CMOS剖面结构图及测量结果